時鐘緩沖器芯片 10路差分buffer
簡要描述:時鐘緩沖器芯片 10路差分buffer是一款3GHz、10路差分扇出緩沖器,用于高頻、低抖動時鐘/數據分配和電平轉換。可從兩個差分輸入或一個晶體輸入中選擇輸入時鐘。所選擇的輸入時鐘被分配到兩組輸出,每組輸出包含5個差分輸出,另外還有1個帶Sync同步功能的LVCMOS 輸出。
- 產品型號:賽思
- 廠商性質:生產廠家
- 更新時間:2024-12-02
- 訪 問 量:2675
時鐘緩沖器芯片 10路差分buffer是一款3GHz、10路差分扇出緩沖器,用于高頻、低抖動時鐘/數據分配和電平轉換??蓮膬蓚€差分輸入或一個晶體輸入中選擇輸入時鐘。所選擇的輸入時鐘被分配到兩組輸出,每組輸出包含5個差分輸出,另外還有1個帶Sync同步功能的LVCMOS 輸出。
典型應用場景:
· ADC、DAC、XAUI、SATA/SAS、SONET/SDH、CPRI、光纖通道、多千兆以太網、高頻背板的時鐘分配和電平轉換
· 交換機、路由器、線路接口卡、定時卡
· 服務器、計算、PCI Express(PCle3.0,4.0)
· 射頻拉遠單元和基站單元
浙江賽思電子科技有限公司成立于2013年,注冊資金2.15億人民幣,總部位于浙江嘉興科技城,全球研創總部位于北京中關村科幻產業創新中心,另設有西安、成都、武漢、深圳研發分部。總部占地面積20多畝,擁有近2萬平的研發辦公場所。
浙江賽思電子科技有限公司是工信部國家新興產業創業投資引導基金、北京集成電路芯片基金、中國聯通等國資背景基金重點投資的、科技部重點扶持的、多個省市政府重點投資引進的pre-IPO硬科技企業、國家企業、專精特新“小巨人"企業。
公司核心團隊出自全球時鐘技術公司,擁有國內時頻行業技術;自有FPGA守時和授時算法,可提升時鐘守時和授時能力;自研TDC技術,可提升PTP打戳精度;
采用kalman濾波算法和智能參數匹配和PI控制,可實現高精度馴服控制;具有硬件設計與軟件深度定制開發能力,可提供定制化解決方案;所有時頻關鍵技術都有自研能力,無需外協功能模塊,可快速定位和解決產品問題;具有時頻大型組網和管理能力,可以為社會各行各業的系統精準運行做到保障傳輸、降低延時與通信加密的護航作用。
- 上一篇:賽思時鐘緩沖器芯片 10路單端buffer
- 下一篇:賽思綜合時統設備時間服務器